|
En este video se realiza la integración de un bloque de interfaz analógico, XADC. Se revisan las características y configuraciones principales del IP Core. Se lanza la…
|
|
Se realiza un diseño complejo que realiza la modulación IQ de una señal de entrada. Se dispone en el circuito de 2 memorias ROM con las señales seno y coseno que deben…
|
|
El objetivo de este tutorial es crear un IP core a partir de un código de VHDL propio. Se realizan los distintos pasos necesarios para empaquetar nuestro módulo VHDL como un bloque IP…
|
|
En este video se realiza el código de simulación de una memoria FIFO de 1024 posiciones y 12 bits de datos. Se genera el código de testbench y posteriormente se verifica el…
|
|
Se realiza el diseño de una memoria FIFO de 1024 posiciones y datos de 12 bits. Se estudian y explican los distintos parámetros configurables del circuito, incluyendo un señal…
|
|
Se realiza la integración de un IP Core de memoria específica de HW programable, BRAM. Se diseña un circuito de memoria RAM de 32 posiciones y 8 bits. Se generan diferentes…
|
|
Se realiza la integración de un circuito de memoria distribuida por los CLBs del dispositivo de HW programable. Se diseña una memoria ROM de 32 posiciones de 8 bits. Se muestra la…
|
|
Partiendo de un diseño de un contador binario ya realizado, se muestra cómo poder generar fácilmente un fichero de simulación "testbench" de forma externa, con…
|
|
Se muestra un primer ejercicio de diseño electrónico basado en bloques predefinidos. Se realiza la integración en la herramienta de diseño Vivado de un IP Core, un…
|
|
En este video se realiza la creación de un proyecto RTL en el SW de Vivado IDE con ficheros fuente VHDL. Se realiza la elaboración del circuito para conocer los recursos de HW…
|
|
En este video se revisan las principales metodologías de diseño de electronico con dispositivos de HW programable. Además se estudian los pasos en el proceso de creación y…
|