Se realiza la integración de un IP Core de memoria específica de HW programable, BRAM. Se diseña un circuito de memoria RAM de 32 posiciones y 8 bits. Se generan diferentes señales y se comprueba en simulación el correcto funcionamiento del circuito.