En este video se realiza la creación de un proyecto RTL en el SW de Vivado IDE con ficheros fuente VHDL. Se realiza la elaboración del circuito para conocer los recursos de HW programable utilizados. Se lanza la simulación del circuito, y se describe el proceso de síntesis e implementación del diseño.