Se realiza el diseño de una memoria FIFO de 1024 posiciones y datos de 12 bits.
Se estudian y explican los distintos parámetros configurables del circuito, incluyendo un señal "programable full", circuitos de sincronización de reset y contador de datos almacenados en la memoria FIFO.