Se realiza la integración de un circuito de memoria distribuida por los CLBs del dispositivo de HW programable.
Se diseña una memoria ROM de 32 posiciones de 8 bits.
Se muestra la creación de datos y la simulación del circuito para validar su funcionamiento.